

(11)Publication number:

05-300470

(43)Date of publication of application: 12.11.1993

(51)Int.CI.

HO4N 5/93

HO4N 5/06

(21)Application number: 04-101031

(71)Applicant: FUJITSU GENERAL LTD

(22)Date of filing:

21.04.1992

(72)Inventor: NAKADA TOMOYUKI


(54) CLOCK SIGNAL GENERATION CIRCUIT

(57)Abstract:

PURPOSE: To promptly synchronize with an input signal in a clock

signal generation circuit using a PLL.

CONSTITUTION: In a clock signal generation circuit generating a clock signal synchronized with an input signal in a PLL circuit provided with a phase comparator 2, an integration circuit 3, a VCO 4 and a 1/n counter 5, a skew is detected from an extracted horizontal signal a when the input signal is a VTR reproduced signal, a 1/n counter 5 is reset by the detected signal in a reset pulse e and the synchronization with the input signal is promptly performed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Best Available Copy

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-300470

(43)公開日 平成5年(1993)11月12日

(51)Int.CL⁵

識別配号

庁内整理番号

FΙ

技術表示箇所

H04N 5/93

A 4227-5C

5/06

Z 9070-5C

審査請求 未請求 請求項の数3(全 5 頁)

(21)出願番号

特願平4-101031

(71)出願人 000006611

株式会社富士通ゼネラル

(22)出願日

平成 4年(1992) 4月21日

神奈川県川崎市高津区末長1116番地

(72)発明者 中田 智之

川崎市高津区末長1116番地 株式会社富士


通ゼネラル内

(54) 【発明の名称】 クロック信号生成回路

(57)【要約】

【目的】 PLLを用いたクロック信号生成回路において、速やかに入力信号に同期させる。

【構成】 位相比較器2、積分回路3、VCO4および 1/nカウンタ5とを具備したPLL回路にて入力信号 に同期したクロック信号を生成するクロック信号生成回路において、入力の信号がVTR再生信号の場合、抽出の水平同期信号 a よりスキューを検出し、同検出の信号 によりリセットバルス e にて前記 1/n カウンタ5をリセットして速やかに入力信号に同期させる。



1

【特許請求の範囲】

【請求項1】 位相比較器、積分回路、電圧制御発振器 および分周カウンタとを具備したPLL回路にて水平同期信号に同期したクロック信号を生成するクロック信号 生成回路であって、前記分周カウンタはリセット機能を 有し、VTR再生信号より抽出の水平同期信号よりスキュー検出回路にてスキューを検出し、同検出の信号により前記分周カウンタをリセットするようにしたことを特 徴とするクロック信号生成回路。

【請求項2】 前記スキュー検出回路は、入力の水平同 10 期信号よりリセットパルスを生成するリセットパルス生成回路と、同リセットパルス生成回路よりのパルスを所定時間遅延する遅延回路と、同遅延回路出力のパルスにてリセットし、スキュー検出のためのパルスを生成するスキュー検出パルス生成回路と、前記リセットパルス生成回路の出力と前記スキュー検出パルス生成回路の出力とをそれぞれ入力とし、スキューを検出してリセットパルスを出力するゲート回路とからなる請求項1記載のクロック信号生成回路。

【請求項3】 前記スキュー検出パルス生成回路は、前記電圧制御発振器出力のクロック信号にて略2水平周期所定のスキュー検出パルスを生成出力するカウンタで構成した請求項2記載のクロック信号生成回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はクロック信号生成回路に 関し、特に入力の水平同期信号に同期した安定なクロッ ク信号を生成する回路に関する。

[0002]

【従来の技術】テレビ受像機等の映像信号のディジタル 処理においては、水平同期信号に同期し、水平同期周波 数 f H の n 倍、例えば 910倍の周波数をもったクロック 信号が必要となる。このようなクロック信号を生成する 従来の回路の一例を図3に示す。同図において、映像信 号より分離の複合同期信号は、等化パルス除去回路1を 介して水平同期信号 a が抽出され、位相比較器 2 に入力 される。位相比較器出力の信号は積分回路3を介して位 相差相応の制御電圧に変換され電圧制御発振器(以降、 VCOと略す)4に入力される。VCO4は入力の電圧 レベルに応じて水平同期周波数 f H の n 倍の周波数の信 40 号を発振し、この出力はクロック信号として装置のディ ジタル処理に使用されると共に、1/nカウンタ5に入 力される。1/nカウンタ5は入力のクロック周波数を 1/nにした比較信号fを出力し、前記位相比較器2に て前記水平同期信号aと比較される。すなわち、位相比 較器2、積分回路3、VCO4及び1/nカウンタ5に よる閉ループによって、水平同期信号aとVCO4での 発振信号が所定の位相関係を維持するPLL(PhaseLoc ked Loop)回路を構成し、水平同期信号 a にロックした クロック信号を得ることができる。

2

【0003】ところが上述の回路において、入力の信号がVTR再生信号の場合は、ヘッドの切り換えのとき発生するスキューのため水平同期信号が不連続となり、その結果PLLのロックを外れてクロック信号の同期が乱れ、再び安定するまでに時間が掛かるという問題点があった。図4はVTRヘッド切り換え時に発生するスキューの説明図である。図4において、(A)は映像信号に対するヘッド切換位置の関係を示し、(B)はヘッド切り換え時に出力される水平同期信号のタイミングを示す。例えば、VHS方式VTRにおいては、ヘッドの切り換えは(A)図に示す如く垂直周期毎に行われ、垂直同期信号の5~8水平周期前の任意の点にてオーバーラップしてヘッド1からヘッド2に切り換わる。(B)図(イ)はヘッド1の出力する水平同期信号を示し、

(ロ)はヘッド2出力の水平同期信号を示す。いま、タイミング20の点でヘッド1からヘッド2に切り換わると(ハ)に示す如き水平同期信号 a が得られ、この場合、スキューにより切換点における同期信号の周期が短くなり、次の同期信号からは正常周期に戻る。また、タイミング21の点でヘッドが切り換わると(ニ)に示す如き水平同期信号 a が得られ、この場合は、切換点における同期信号の周期が長くなり、次の同期信号からは正常周期に戻る。すなわち、ヘッド切り換えの際に、ヘッド1とヘッド2との水平同期信号に位相差があると、結果として、1/nカウンタ5出力の比較信号 f との位相差となってPLL回路の動作は乱れ、安定する迄の間の映像が乱れることになる。

[0004]

【発明が解決しようとする課題】本発明はこのような点に鑑みなされたもので、VTR再生信号におけるスキューに対して、速やかに水平同期信号に同期し、安定したクロック信号を生成するクロック信号生成回路を提供するものである。

[0005]

【課題を解決するための手段】本発明は上述の課題を解決するため、位相比較器、積分回路、電圧制御発振器および分周カウンタとを具備したPLL回路にて水平同期信号に同期したクロック信号を生成するクロック信号生成回路であって、前記分周カウンタはリセット機能を有し、VTR再生信号より抽出の水平同期信号よりスキュー検出回路にてスキューを検出し、同検出の信号により前記分周カウンタをリセットするようにしたクロック信号生成回路を提供するものである。

[0006]

【作用】以上のように構成したので、本発明によるクロック信号生成回路においては、入力の水平同期信号に基づきスキュー検出用パルスを生成し、同スキュー検出用パルスと前記水平同期信号とによりスキューを検出し、同検出の信号により1/nカウンタをリセットし、速や50 かに切り換えのヘッド出力の水平同期信号に同期せしめ

.

る。

[0007]

【実施例】以下、図面に基づいて本発明によるクロック 信号生成回路の実施例を詳細に説明する。図1は本発明 によるクロック信号生成回路の一実施例を示す要部プロ ック図、図2は本回路の動作を示すタイムチャートであ る。なお、図中、図3と同一部分には同一符号を付し重 複説明を省略する。図1において、6はリセットパルス 生成回路で、入力の水平同期信号 a に基づき同水平同期 信号 a の同期バルスの略中心に、例えば l クロック幅の 10-リセットパルスbを生成する。7は遅延回路で、リセッ トパルス b を所定時間遅延した、例えば2 クロック遅れ のパルス c を出力する。8 はスキュー検出パルス生成回 路で、略2水平周期を計数するカウンタ等で構成され、 前記遅延回路7出力のパルスcによりリセットされ、V CO4出力のクロック信号を計数して所定幅(Lレベ ル)のスキュー検出パルスdを生成する。9はゲート回 路で、前記リセットパルスbとスキュー検出パルスdと を入力とし、同パルスb、dの一致によりリセットパル スeを出力して、1/nカウンタ5をリセットする。 【0008】次に、本発明によるクロック信号生成回路 の動作を図2を参照しながら説明する。まず、定常動作 10の安定状態においては、水平同期信号aの同期パルス の中心位置と比較信号fの立ち下がり位置は略一致した 位相関係にて位相比較器2に入力される。 このとき、リ セットバルスbの位置はスキュー検出バルスの「H」レ ベルにありゲート回路9より出力はないので、従って、 1/nカウンタ5がリセットされることはなく正常なP LL動作を続ける。次に、スキュー応答11の場合におい ては、ヘッドの切り換えにより水平同期信号aは1水平 30 周期より短いタイミングの同期パルス13が現れる。との 同期パルス13に基づきリセットパルスbが生成される。 とのとき、スキュー検出パルスはスキューの有無を検出 する「L」レベルにあり、従って、前記リセットパルス bはゲート回路9を介してリセットパルスeとして出力 され、1/nカウンタ5はリセットされる。1/nカウ ンタ5はリセット点より時間の計数をスタートし、1水 平周期経過の点で立ち下がる比較信号 f を生成し位相比 較器2に出力する。すなわち、同期パルス13の次の同期 バルスのタイミングには、略位相同期した比較信号 f が 40 生成され、従って、切り換えのヘッドの水平同期信号へ の同期引き込みが速やかに行われる。また、スキュー検 出パルス生成回路は、遅延のパルスcにて若干遅れてリ セットされ、リセット点より正規のタイミングのスキュ ー検出パルスを生成出力する。次に、スキュー応答12の 場合においては、ヘッドの切り換えにより水平同期信号 aは、1水平周期より長いタイミングで同期パルス14が、 現れる。このとき、スキュー検出パルス生成回路は、略 2水平周期のカウンタにて構成されているので、同期パ

ルスの周期が長くなっても2水平周期までは所定のパル スを生成出力する。従って、スキュー検出パルスdはス キュー検出の「L」レベルにあり、前記同期パルス14亿 基づくリセットパルスbはゲート回路9を介して1/n カウンタ5をリセットし、1/nカウンタ5はリセット 点より時間の計数をスタートし、1水平周期経過の点で 立ち下がる比較信号 f を生成し位相比較器 2 に出力す る。すなわち、同期パルス13の次の同期パルスのタイミ ングには、略位相同期した比較信号 f が生成され、従っ て、切り換えのヘッドの水平同期信号への同期引き込み が速やかに行われる。また、スキュー検出パルス生成回 路はパルスcによるリセットにて正規のタイミングに戻 る。また、ヘッド切り換えの際の水平同期信号aの位相 差が小さく、同水平同期信号aに基づくリセットパルス bがスキュー検出パルスdの「H」レベルと一致の場合 は、リセットパルスeが出力されないので、正常なPL し動作を損なうことはない。

[0009]

【発明の効果】以上に説明したように、本発明によるクロック信号生成回路においては、入力の水平同期信号に基づきスキュー検出パルスを生成し、同スキュー検出パルスと前記水平同期信号とによりスキューを検出し、同検出の信号により1/nカウンタをリセットするようにしたので、VTR再生信号のヘッド切り換え時に発生するスキューに対して、速やかに切り換えのヘッド出力の水平同期信号に同期し、スキューによる影響を低減して安定したクロック信号を得ることができるという効果がある。

【図面の簡単な説明】

【図1】本発明によるクロック信号生成回路の一実施例 を示すブロック図である。

【図2】本発明によるクロック信号生成回路の動作を示すタイムチャートである。

【図3】従来のクロック信号生成回路の一例を示すプロック図である。


【図4】VTRヘッド切り換え時に発生するスキューの 説明図で、図4(A)は映像信号に対するヘッド切換位 置の関係図、図4(B)はヘッド切り換え時の水平同期 信号のタイミングを示す図である。

【符号の説明】


- 1 等化パルス除去回路
- 2 位相比較器
- 3 積分回路
- 4 VCO
- 5 1/nカウンタ
- 6 リセットバルス生成回路
- 7 遅延回路
- 8 スキュー検出パルス生成回路
- 9 ゲート回路

4


【図1】



[図2]



【図3】



【図4】

